CFU-Playground

CFU Playground 项目介绍

项目背景

CFU Playground 是一个旨在提高机器学习（ML）任务性能的项目。对于那些想要加快机器学习处理器速度的人来说，这是一个非常实用的框架。无论是工程师、实习生还是学生，CFU Playground 都提供了一个平台，让用户可以基于 FPGA 的“软”处理器进行改进和评估。

项目的运作机制

项目的核心目标是简化基础架构的复杂性，使用户可以快速上手并专注于为处理器增加新的指令，通过这些指令进行计算，并衡量改进效果。项目的流程如下：

1. 选择 TensorFlow Lite 模型：可以使用项目提供的量化人检测模型，也可以使用自己的模型。
2. 执行推理：在 Arty FPGA 板上执行模型推理，以获得每层的循环计数。
3. 选择 TFLite 运算符进行加速：深入研究选择的运算符代码。
4. 设计新指令：创建能够替代多个基本操作的新指令。
5. 构建自定义功能单元：设计少量硬件来实现新指令。
6. 修改 TFLite/Micro 库内核：让新的指令作为内置函数可调用。
7. 重建 FPGA SoC 和编译 TFLM 库：再次运行程序以测量性能改进。

项目特点

CFU Playground 的重点在于性能改进，而不是功能演示。项目中使用的 ML 推理输入为预置或模拟数据，输出仅为循环计数。虽然可以将项目中的改进应用于真实演示，但目前并未创建相关路径。

硬件与软件需求

硬件

本项目测试过多种 LiteX 板，如 Arty A7-35T/100T、iCEBreaker、Fomu、OrangeCrab、ULX3S 和 Nexys Video 等。支持的主机操作系统仅限于Linux（Debian/Ubuntu系统）。如果仅使用 Renode 模拟，不需要任何板卡。

软件

需要基于所选板卡的 FPGA 工具链。若使用带有 Xilinx XC7 的板卡，可以使用需手动安装的 Vivado 或通过 Conda 容易安装的开放源码工具链 SymbiFlow。其他类型板卡则可以选择相应的开源工具集，也可以使用 Lattice 工具链。

若选择使用 Renode 模拟，则无需板卡或工具链。使用 Verilator 进行精确的 RTL 级别模拟虽然较慢，但也是可以选择的方式。Renode 可通过设置脚本安装。

项目设置

克隆项目代码库，进入项目所在目录，运行以下命令完成设置：

scripts/setup

使用方法

使用板卡

默认板卡为 Arty。如果使用不同的板卡，需要指定目标：

1. 构建 SoC 并将比特流加载到 Arty 上：

   cd proj/proj_template
   make prog

2. 构建 RISC-V 程序并在加载到 Arty 的 SoC 上执行：

   make load

不使用板卡

如果没有 LiteX Boards 支持的板卡，可以使用 Renode 或 Verilator 进行模拟：

• 使用 Renode 模拟执行：

  make renode

• 使用 Verilator 进行精确模拟：

  make PLATFORM=sim load

核心开源技术

• LiteX：用于组装 SoC（CPU+外设）的开源框架。
• VexRiscv：为 FPGA 优化的开源 RISC-V 软 CPU。
• Amaranth：用于构建数字硬件的 Python 工具箱。

许可和贡献

CFU Playground 遵循 Apache-2.0 许可。如欲贡献项目，请阅读贡献指南。参与者需遵守项目的行为准则。